Vai alla Home Page About me Courseware Federica Living Library Federica Federica Podstudio Virtual Campus 3D Le Miniguide all'orientamento Gli eBook di Federica La Corte in Rete
 
 
Il Corso Le lezioni del Corso La Cattedra
 
Materiali di approfondimento Risorse Web Il Podcast di questa lezione

Nicola Mazzocca » 24.Interruzioni nel Processore 68000


Architettura delle interruzioni nel 68k

Le interruzioni nel 68000

  • Collegamento esterno
  • Linee di interruzione
  • Priorit√†
  • Meccanismo delle interruzioni vettorizzate

Architettura delle interruzioni nel 68k

Le interruzioni nel 68000

  • Segnali:
    • Tre segnali INTL0, INTL1, INTL2
    • 8 Livelli di Priorit√†
    • 0: nessun Interrupt
    • 1-6: Interrupt Mascherabili
    • 7: Interrupt non mascherabile
  • Dispositivi Esterni gestiscono soluzioni come la Daisy Chain. (es. il PIC)

Architettura delle interruzioni nel 68k

Le interruzioni nel 68000

  • Il processore M68000 utilizza il meccanismo degli interrupt vettorizzati
  • In memoria sono presenti 256 locazioni consecutive dette vettori di interrupt
  • Ciascuna di queste locazioni contiene l’indirizzo di una ISR
  • Quando un dispositivo richiede un’interrupt, invia al processore un numero di 8 bit che rappresenta il vettore di interrupt da utilizzare

Prossima lezione

Memorie di massa

  • Problematiche di base
  • Esempi
  • Contenuti protetti da Creative Commons
  • Feed RSS
  • Condividi su FriendFeed
  • Condividi su Facebook
  • Segnala su Twitter
  • Condividi su LinkedIn
Progetto "Campus Virtuale" dell'Università degli Studi di Napoli Federico II, realizzato con il cofinanziamento dell'Unione europea. Asse V - Società dell'informazione - Obiettivo Operativo 5.1 e-Government ed e-Inclusion