Vai alla Home Page About me Courseware Federica Living Library Federica Federica Podstudio Virtual Campus 3D Le Miniguide all'orientamento Gli eBook di Federica La Corte in Rete
 
I corsi di Ingegneria
 
Il Corso Le lezioni del Corso La Cattedra
 
Materiali di approfondimento Risorse Web Il Podcast di questa lezione

Bruno Fadini » 21.Esercitazione. Macchine Sequenziali Sincrone - Modulo 4


Reti logiche

Esercitazione. Macchine Sequenziali Sincrone

Argomenti

  • Richiami teorici sulla progettazione
  • Riconoscitore di sequenza
  • Riconoscitore di codice 8421

Le fasi della progettazione

  1. Definizione della rete e costruzione della tabella
    • Trasformare la specifica della rete nella tabella di flusso di un automa a stati finiti
  2. Assegnazione degli stati
    • Codificare in binario gli stati interni dell’automa (numero minimo)
    • Per un automa a n stati, occorrono almeno {[log2 N]} bit e quindi un registro di stato con altrettanti flip-flop
  3. Scelta dei flip-flop
    • D, J-K, T, RS
  4. Progetti combinatori per il posizionamento dei flip-flop e delle uscite
    • Determinare, per ogni flip-flop e ogni riga della tabella di flusso, i segnali di eccitazione necessari alla generazione dello stato seguente
    • Determinare le equazioni in forma minima della rete combinatoria
    • Disegnare il circuito

Esercizio 1: Riconoscitore di sequenza

  • Si vuole progettare una rete sequenziale sincrona ad un ingresso binario x e un’uscita binaria z in grado di riconoscere la sequenza (bit pattern) 1001.
  • La rete produce un’uscita alta solo quando in ingresso si presenta la sottosequenza 1001. Più precisamente, se in ingresso si presenta la sequenza:
    • Input: 1 1 1 0 0 1 1 0 1 0 0 1 0 0 1 1 0 …
  • L’uscita assume i valori:
    • Output: 0 0 0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 …
  • Le sottosequenze utili possono concatenarsi
    • L’uscita è 1 se gli ultimi quattro bit d’ingresso formano la sottosequenza 1001
    • L’uscita 1 si ha in corrispondenza del quarto bit della sottosequenza utile d’ingresso (1001)
  • La rete è di Mealy

Riconoscitore di sequenza

Definizione della rete e costruzione della tabella

Automa a stati finiti

Automa a stati finiti

Tabella

Tabella


Riconoscitore di sequenza

Assegnazione degli stati e codifica

4 stati → sono sufficienti 2 bit, ad es. A=00, B=01, C=10, D=11


Riconoscitore di sequenza

Scelta dei flip flop

Ad esempio JK

Ad esempio JK


Riconoscitore di sequenza

Progetto combinatorio per il posizionamento dello stato e dell’uscita

Progetto di eccitazione dei flip-flop

Progetto di eccitazione dei flip-flop


Riconoscitore di sequenza

Determinazione delle equazioni in forma minima

Mappe di Karnaugh

Mappe di Karnaugh


Riconoscitore di sequenza

Progetto combinatorio per il posizionamento dell’uscita

Determinazione forma minima: Z=Q1Q0X

Mappe di Karnaugh

Mappe di Karnaugh

Circuito

Circuito


Esercizio 2: Riconoscitore di codice 8421

Costruire una rete nella quale entrano serialmente i bit di un codice decimale 8-4-2-1 a partire dal bit meno significativo e dalla quale esce un segnale impulsivo che individua se i quattro bit costituiscono o meno una delle 10 parole-codice previste

RETE SINCRONA A SINCRONIZZAZIONE ESTERNA

  • x è il segnale di ingresso
  • c è il clock

Riferimento: “Reti logiche-Complementi ed Esercizi” CAP 5, es n.6

Riconoscitore di codice 8421

1) Definizione della rete e costruzione della tabella

  • L’uscita della rete è alta se e solo se la sequenza in ingresso è una parola codice lecita
  • Il diagramma degli stati si ottiene facilmente osservando che:
    • Tutte le sequenze che hanno “0″ in seconda e terza posizione danno z=1
    • Per le altre
      • Z=1 se l’ultimo bit è basso
      • Z=0 se l’ultimo bit è alto
  • In alternativa si sarebbe dovuto procedere all’ elencazione di tutti gli stati possibili e poi alla minimizzazione (P&U)

Riconoscitore di codice 8421

2) Definizione della rete e costruzione della tabella

Una volta individuati i 6 stati necessari otteniamo la tabella


Riconoscitore di codice 8421

3) Assegnazione degli stati e codifica

6 stati → sono sufficienti 3 bit


Riconoscitore di codice 8421

4) Scelta dei flip flop

  • Ad esempio JK
  • 6 segnali di posizionamento
    • J1= J1( y3y2y1x), K1= K1(y3y2y1x)
    • J2= J2(y3y2y1x), K2= K2(y3y2y1x)
    • J3= J3(y3y2y1x), K3= K3(y3y2y1x)

Riconoscitore di codice 8421

5) Progetto combinatorio per il posizionamento dello stato

Determinazione delle equazioni in forma minima

Mappe di Karnaugh

Mappe di Karnaugh


Riconoscitore di codice 8421


Riconoscitore di codice 8421


Riconoscitore di codice 8421

6) Progetto combinatorio per il posizionamento dell’uscita

Determinazione delle equazioni in forma minima

Mappe di Karnaugh

Mappe di Karnaugh


Riconoscitore di codice 8421

Circuito

Circuito


Riconoscitore di codice 8421

Tempificazione

  • Flip-flop edge triggered sul fronte di discesa
  • z’è significativa mentre z tiene conto anche delle oscillazioni di x

Riconoscitore di codice 8421

Si consideri la sequenza 111 per i primi tre bit

  • La rete si porta nello stato S4
  • Se, simulando così un disturbo sulla linea x, si considera una oscillazione da 0 a 1 di x, si ha che l’uscita z oscilla di conseguenza, mentre z’ si forma correttamente in sincronismo con il quarto clock, quando x è significativa.

Prossima lezione

Contatori

I materiali di supporto della lezione

B. Fadini, A. Esposito, Teoria e Progetto delle Reti Logiche, Napoli Liguori Ed., II ed, 1994. Cap. VIII

U. De Carlini, B. Fadini, Macchine per l'elaborazione delle informazioni, Napoli Liguori Ed., II ed., 1995 (Capitoli III e VII)

  • Contenuti protetti da Creative Commons
  • Feed RSS
  • Condividi su FriendFeed
  • Condividi su Facebook
  • Segnala su Twitter
  • Condividi su LinkedIn
Progetto "Campus Virtuale" dell'Università degli Studi di Napoli Federico II, realizzato con il cofinanziamento dell'Unione europea. Asse V - Società dell'informazione - Obiettivo Operativo 5.1 e-Government ed e-Inclusion