Vai alla Home Page About me Courseware Federica Living Library Federica Virtual Campus 3D Le Miniguide all'orientamento Gli eBook di Federica
 
I corsi di Ingegneria
 
Il Corso Le lezioni del Corso La Cattedra
 
Materiali di approfondimento Risorse Web Il Podcast di questa lezione

Bruno Fadini » 12.Esercitazione sulle macchine combinatorie - Modulo 2


Corso di Reti logiche

Esercitazione sulle macchine combinatorie

Argomenti

  • Display a sette segmenti
  • Rete di parità
  • Full Adder
  • Multiplexer Indirizzabile

ESERCIZIO 1 – Display a sette segmenti

Display a sette segmenti

Obiettivo:

  • Progettare un trascodificatore dal codice 8421 a quello di un visualizzatore a 7 segmenti
  • Circuito commerciale 7448
Schema dell’esempio

Schema dell'esempio


Display a sette segmenti

  • Step 1:
    • Calcolare la forma minima delle funzioni di uscita
    • Ntumin (lezione numero 9)
  • Step 2:
    • Progettare il circuito corrispondente alle funzioni determinate
    • Logic Works (editing)
  • Step 3:
    • Avviare la simulazione
    • Logic Works (simulation)

Display a sette segmenti – Minimizzazione delle funzioni di uscita (step 1)

Schema step 1

Schema step 1


Display a sette segmenti – Editing del circuito in Logic Works (step 2)

  • Per selezionare i dispositivi è possibile selezionare le librerie di interesse e filtrare sui nomi
  • Step 2.1: Segnali di ingresso
    • Tipo di dispositivo : SWITCH
    • Nome del dispositivo: Binary Switch
    • Libreria: Simulation I/O
  • Step 2.2: Porte logiche
    • Libreria: Simulation gates
    • AND,OR,NOT
Schema step 2.1 e 2.2

Schema step 2.1 e 2.2


Display a sette segmenti – Editing del circuito in Logic Works (step 2)

  • Step 2.3: Segnali di uscita
    • Tipo di dispositivo : Probe
    • Nome del dispositivo: Binary Probe
    • Libreria: Simulation I/O
  • Step 2.4: Connessioni
    • Per creare una connessione tra due dispositivi è sufficiente trascinare il cursore tra i due pin che si intende collegare
  • Step 2.5: Layout del circuito sul piano di lavoro
    • I dispositivi possono essere sistemati liberamente sul piano
Schema step 2.3

Schema step 2.3


Display a sette segmenti – Simulazione del circuito in Logic Works (step 3)

Una volta fissati i valori dei segnali d’ingresso è possibile far partire la simulazione

Schema step 3

Schema step 3


ESERCIZIO 2 – Progetto di una rete di parità

Rete di Parità

  • Obiettivo:
    • Progettare una rete di parità a 3 ingressi
  • Step 1
    • Minimizzazione
    • Mappe di Karnaugh, ntumin
  • Step 2:
    • Progettazione del circuito
    • Scelta dei componenti, Connessioni,Layout
  • Step 3:
    • Simulazione del circuito
Schema dell’esempio

Schema dell'esempio


Rete di parità

  • Minimizzazione (step 1)
    • Verificare la y con ntumin
  • Layout e simulazione (step 2 e 3)
Da verificare con ntumin
Schema step 1
Schema step 2 e 3

ESERCIZIO 3 – Full Adder

Full Adder

  • Obiettivo:
    • Progettare un addizionatore completo
      • Ingressi =a,b,rin
      • Uscite= u,rout
  • Step 1
    • Minimizzazione
    • Mappe di Karnaugh, ntumin
  • Step 2:
    • Progettazione del circuito
    • Scelta dei componenti, Connessioni,Layout
  • Step 3:
    • Simulazione del circuito
Schema dell’esempio

Schema dell'esempio


Full Adder – Minimizzazione (step 1)

Verificare con ntumin

Schema step 1

Schema step 1


Full Adder – Layout e simulazione (step 2 e 3)

Schema step 2 e 3

Schema step 2 e 3


ESERCIZIO 4 – Multiplexer indirizzabile

Multiplexer indirizzabile

Multiplexer

  • circuito commerciale 74153

Progettare un multiplexer indirizzabile a 4 ingressi

Multiplexer indirizzabile

Obiettivo:

  • Progettare un addizionatore indirizzabile a 4 ingressi
  • Ripetendo i passi visti per gli esercizi precedenti…
Schema dell’esempio

Schema dell'esempio


Multiplexer indirizzabile – Layout e simulazione (step 2 e 3)

Schema step 2 e 3

Schema step 2 e 3


Prossima lezione

Reti universali e tempificazione – Modulo 3

I materiali di supporto della lezione

B. Fadini, A. Esposito, Teoria e Progetto delle Reti Logiche, Napoli Liguori Ed., II ed, 1994.

U. De Carlini, B. Fadini, Macchine per l'elaborazione delle informazioni, Napoli Liguori Ed., II ed., 1995 (Capitoli III e VII)

B. Fadini, N. Mazzocca, Reti Logiche – Complementi ed Esercizi, Napoli Liguori Ed. 1995. Cap. I

Progetto "Campus Virtuale" dell'Università degli Studi di Napoli Federico II, realizzato con il cofinanziamento dell'Unione europea. Asse V - Società dell'informazione - Obiettivo Operativo 5.1 e-Government ed e-Inclusion