Vai alla Home Page About me Courseware Federica Living Library Federica Virtual Campus 3D Le Miniguide all'orientamento Gli eBook di Federica
 
 
Il Corso Le lezioni del Corso La Cattedra
 
Materiali di approfondimento Risorse Web Il Podcast di questa lezione

Bruno Fadini » 18.Macchine sequenziali sincrone - Modulo 3


Reti logiche

Macchine sequenziali sincrone

Argomenti

  • Macchine sequenziali sincrone
  • Reti sincrone impulsive
  • Reti a sincronizzazione esterna
  • Reti autosincronizzate
  • Progetto di reti sincrone
    • Le fasi

Macchine sincrone

In teoria

  • Sono macchine “non asincrone” (non per ogni variazione dell’input si finisce in uno stato stabile)
  • Variazioni dello stato e dell’ingresso dovrebbero verificarsi in perfetto sincronismo tra loro e ad intervalli pari al ritardo complessivo Δ

Solo un modello teorico

NON ESISTE NELLA PRATICA

Reti sincrone impulsive

Modello realizzativo generale

  • Le sequenze di ingresso sono impulsive
  • Insiemi di flip-flop (registri) per memorizzare lo stato
  • R = registro per il posizionamento dello stato
  • D = ritardo per il posizionamento del registro
  • I = ingressi impulsivi (durata d)
  • U = uscite (impulsive o a livelli)
  • P = segnali per il posizionamento di R

Reti sincrone impulsive

  • In corrispondenza delle basi degli impulsi i flip-flop sono sollecitati da ingressi neutri, lo stato si mantiene e la rete è stabile
  • In concomitanza con l’impulso lo stato (eventualmente) cambia
  • Si usa la sola parte attiva (destra) della tabella

Reti sincrone impulsive

Interpretazione della tabella

  • Asincrona
    • Si legge riferendosi al tempo continuo
    • Spostamento mediante triple
    • Staziona in uno stato stabile con un determinato ingresso
  • Sincrona
    • Si legge riferendosi al tempo discreto, scandito dai segnali impulsivi
    • Spostamento libero
    • Staziona su una riga al margine della tabella

Reti sincrone impulsive

Durata δ degli impulsi

  • δ deve essere breve per non portare la rete in uno stato indesiderato
  • Se Δ è il ritardo della rete, deve essere δ
  • Il dimensionamento di δ e Δ era soluzione efficace in passato con reti “lente”
  • Oggi, si usano flip-flop edge-triggered in grado di “accorciare” gli impulsi in ingresso (idealmente δ=0)

Reti sincrone impulsive

Sequenze di ingresso

  • Si ricorda che le sequenze impulsive sono classificate in:
    • A sincronizzazione esterna, codificate con 1 solo segnale binario impulsivo (tipicamente ma non necessariamente il clock) ed n segnali binari a livelli
    • Autosincronizzate, codificate con k>1 segnali binari impulsivi ed n a livelli (per n=0 si ha il caso particolare di sequenze puramente impulsive)
  • Di conseguenza, vi sono due modelli di reti:
    • A sincronizzazione esterna (più diffuso)
    • Autosincronizzate

Reti a sincronizzazione esterna

Modello di rete

  • L’unico impulso di ingresso binario, s, è applicato direttamente come segnale di sincronizzazione dei flip flop del registro di stato
  • Ha solo funzione di tempificazione
  • Flip-flop qualsiasi (RS,JK,D,T), purché sincronizzati, preferibilmente edge triggered

Reti a sincronizzazione esterna

Tabella e posizionamento

  • Una sola variabile impulsiva (s=c); determina solo quando la rete deve commutare
  • Un insieme di variabili a livello (L): determina dove la rete deve commutare
  • Segnali di posizionamento: un insieme P di variabili a livello p = ƒ(L,Q)

Reti a sincronizzazione esterna

Uscite

  • di Moore, cioè funzioni dei soli stati e quindi a livelli
    • Uliv = f(Q)
  • di Mealy, cioè funzioni di stati e ingressi
    • si escludono le uscite a livelli perché affette da alee e restano quindi
    • Uimp=s⋅f(Q,L)
  • Affinché Uimp mantenga il sincronismo con s è necessario che la rete operi sul fronte di discesa

Reti autosincronizzate

Il modello

  • Per motivi di alea, due impulsi non sono mai concomitanti; i segnali P e U assumono allora la forma in prima immagine.
  • Conviene allora trattare, in tabella e nel progetto, gli impulsi binari ciascuno separatamente.

Reti autosincronizzate

Osservazioni

La molteplicità di impulsi binari fa sì che ognuno di essi abbia, oltre che funzione di tempificazione, anche contenuto informativo.

Problemi di tempificazione

Il modello non gode delle semplificazioni di quello che usa flip-flop edge triggered; nascono i problemi di tempificazione d<D

Pre-elaborazione degli input

Con essa si riduce il problema ad uno trattabile con l’uso del modello a sincronizzazione esterna

Progetto di una rete sincrona

Le fasi

  1. Definizione della rete e costruzione della tabella
    • Trasformare la specifica della rete nella tabella di flusso di un automa a stati finiti
    • Scegliere il modello di rete che si intende realizzare dopo aver fissato le caratteristiche temporali degli ingressi
  2. Assegnazione degli stati
    • Codificare in binario gli stati interni dell’automa (numero minimo)
    • Minimizzare il numero di stati
  3. Scelta dei flip-flop
    • Influisce sul costo della rete
  4. Progetti combinatori per il posizionamento dei flip-flop e delle uscite
    • Determinare, per ogni flip-flop e ogni riga della tabella di flusso, i segnali di eccitazione necessari alla generazione dello stato seguente
    • Determinare le equazioni in forma minima della rete combinatoria
    • Disegnare il circuito

Prossima lezione

Minimizzazione delle macchine sequenziali. Teoria.

I materiali di supporto della lezione

B. Fadini, A. Esposito, Teoria e Progetto delle Reti Logiche, Napoli Liguori Ed., II ed, 1994. Cap. VII

U. De Carlini, B. Fadini, Macchine per l'elaborazione delle informazioni, Napoli Liguori Ed., II ed., 1995 (Capitoli III e VII)

  • Contenuti protetti da Creative Commons
  • Feed RSS
  • Condividi su FriendFeed
  • Condividi su Facebook
  • Segnala su Twitter
  • Condividi su LinkedIn
Progetto "Campus Virtuale" dell'Università degli Studi di Napoli Federico II, realizzato con il cofinanziamento dell'Unione europea. Asse V - Società dell'informazione - Obiettivo Operativo 5.1 e-Government ed e-Inclusion