Vai alla Home Page About me Courseware Federica Living Library Federica Virtual Campus 3D Le Miniguide all'orientamento Gli eBook di Federica
 
 
Il Corso Le lezioni del Corso La Cattedra
 
Materiali di approfondimento Risorse Web Il Podcast di questa lezione

Bruno Fadini » 20.Minimizzazione delle macchine sequenziali. Esempi ed esercizi - Modulo 4


Reti logiche

Minimizzazione delle macchine sequenziali. Esempi ed esercizi

Argomenti

Esercizi

  • Paull-Unger
  • Riconoscitore di codice 8-4-2-1
  • Riconoscitore di due sequenze

Paull Unger


Paull Unger

Procedendo iterativamente si giunge a determinare le classi di equivalenza.


Riconoscitore di codice 8-4-2-1

Costruire una rete nella quale entrano serialmente i bit di un codice decimale 8-4-2-1 a partire dal bit meno significativo e dalla quale esce un segnale impulsivo che individua se i quattro bit costituiscono o meno una delle 10 parole-codice previste

RETE SINCRONA A SINCRONIZZAZIONE ESTERNA

  • x è il segnale di ingresso
  • c è il clock

Riconoscitore di codice 8-4-2-1

Procediamo per elencazione di tutti le possibili sequenze

  • Individuiamo tutti i possibili stati
  • Partizioniamo rispetto alle uscite
Individuiamo tutti i possibili stati

Individuiamo tutti i possibili stati

Partizioniamo rispetto alle uscite

Partizioniamo rispetto alle uscite


Riconoscitore di codice 8-4-2-1

Eliminiamo le righe uguali: ne resta soltanto una e lo stato non eliminato (ad es. 7) viene sostituito a tutti quelli eliminati nella colonna degli stati futuri.


Riconoscitore di codice 8-4-2-1

Tabella delle implicazioni

Tabella delle implicazioni


Riconoscitore di codice 8-4-2-1

Classi di equivalenza: ricordando anche gli stati “fusi” in precedenza

Tabella degli stati ridotti

Tabella degli stati ridotti


Riconoscitore di due sequenze

  • Rete sincrona con un solo ingresso X e in grado di riconoscere le due sequenze: 0110010 e 0110110
  • Le uscite devono essere codificate in modo da distinguere i tre casi di possibile riconoscimento di sequenze:
    • 0110010; 0110110; tutte le altre
      • Y=0, Z=0: non è stata trovata nessuna sequenza;
      • Y=1: Z=0 riconosciuta la sequenza 0110010;
      • Z=1: Y=0 riconosciuta la sequenza 0110110;
      • Y=Z=1: uscita non utilizzata

Riconoscitore di due sequenze

  • q0 stato iniziale
  • qi (i < 5): riconosciuto un numero i di caratteri della seq. 0110—
  • q0i (i ≥ 5): riconosciuto un numero i di caratteri della seq. 0110010
  • q1i (i ≥ 5): riconosciuto un numero i di caratteri della seq. 0110110

Riconoscitore di due sequenze


Riconoscitore di due sequenze

Non esistono stati compatibili! La tabella di flusso è già minima

Non esistono stati compatibili! La tabella di flusso è già minima


Prossima lezione

Esercitazione. Macchine Sequenziali Sincrone

I materiali di supporto della lezione

B. Fadini, A. Esposito, Teoria e Progetto delle Reti Logiche, Napoli Liguori Ed., II ed, 1994. Cap. VII

U. De Carlini, B. Fadini, Macchine per l'elaborazione delle informazioni, Napoli Liguori Ed., II ed., 1995 (Capitoli III e VII)

B. Fadini, N. Mazzocca, Reti Logiche – Complementi ed Esercizi, Napoli Liguori Ed. 1995. Cap V

  • Contenuti protetti da Creative Commons
  • Feed RSS
  • Condividi su FriendFeed
  • Condividi su Facebook
  • Segnala su Twitter
  • Condividi su LinkedIn
Progetto "Campus Virtuale" dell'Università degli Studi di Napoli Federico II, realizzato con il cofinanziamento dell'Unione europea. Asse V - Società dell'informazione - Obiettivo Operativo 5.1 e-Government ed e-Inclusion