Vai alla Home Page About me Courseware Federica Living Library Federica Virtual Campus 3D Le Miniguide all'orientamento Gli eBook di Federica
 
I corsi di Ingegneria
 
Il Corso Le lezioni del Corso La Cattedra
 
Materiali di approfondimento Risorse Web Il Podcast di questa lezione

Bruno Fadini » 14.Verso le reti sequenziali: Alee e sequenze - Modulo 3


Corso di Reti logiche

Verso le reti sequenziali: Alee e sequenze

Argomenti

  • Alee
    • Definizione e classificazione
    • Alee combinatorie
    • Alee sequenziali (cenno)
  • Sequenze
    • A livelli ed impulsive
    • La codifica delle sequenze
    • Segnali impulsivi binari e clock
  • Macchine impulsive e a livelli

Le Alee

Definizione

  • L’uscita della rete assume, anche se per brevi intervalli, valori imprevisti
  • Causate dalla presenza di ritardi che, in quanto fenomeni parassiti, non sono controllabili
  • Provocano un comportamento non deterministico della rete

Classificazione

  • Alee Transitorie: uscite aleatorie solo nel transitorio conseguente alle variazioni degli ingressi
  • Alee di Regime: uscite aleatorie anche dopo il transitorio
  • Alee Combinatorie (transitorie): l’uscita oscilla fra i 2 valori binari dell’uscita
  • Alee Sequenziali (di regime): l’uscita assume a regime un valore diverso da quello previsto

Alee combinatorie

Alee Multiple

  • Cause: variazioni simultanee di due o più variabili di ingresso (variazione fra ingressi non adiacenti)
  • Manifestazione. Sequenze di uscita indesiderate
  • Rimedi: Evitare transizioni tra ingressi non adiacenti

Esempio: la rete è y = a ≡ b; se b=a, dovrebbe essere sempre y=1, ma se la NAND superiore ritarda rispetto a quella inferiore, ….

Il ritardo è simulato agendo sui parametri di simulazione.

Schema esplicativo (alee multiple)

Schema esplicativo (alee multiple)

Schema dell’esempio

Schema dell'esempio


Alee combinatorie

Alea per Impulsi Concomitanti (Caso particolare di alea multipla)

  • Cause: Aleatori slittamenti fra essi
  • Rimedi: Evitare impulsi concomitanti

Esempio: la rete è x=a+b, y=a⋅b e b=a; dovrebbe essere x=y=a, ma slittando b rispetto ad a …

Il ritardo di b è simulato regolando il ritardo dei NOT: per ritardi crescenti si ottengono le simulazioni a), b), c).

Schema esplicativo (alea per impulsi concomitanti)

Schema esplicativo (alea per impulsi concomitanti)

Schema dell’esempio

Schema dell'esempio


Alee combinatorie

Alea Statica

  • Cause: Transizione tra due implicanti distinti (Alee multiple interne e diverse durate dei ritardi nelle porte)
  • Manifestazione: Variazione temporanea dell’uscita che dovrebbe rimanere costante
  • Rimedi: Aggiunta di implicanti ridondanti che coprano ogni transizione
Mappa di Karnaugh
Schema esplicativo (alee combinatorie)
Mappa di Karnaugh

Alee combinatorie

Alea Dinamica

Si verifica esclusivamente in reti a più di due livelli

  • Cause: Alee statiche nelle sottoreti
  • Manifestazione: Oscillazione dell’uscita in corrispondenza di transizioni tra ingressi adiacenti con uscita differente
  • Rimedi: Eliminazione delle alee statiche “interne”
Schema esplicativo (alea dinamica)

Schema esplicativo (alea dinamica)


Alee sequenziali (per completezza ed anticipando)

  • Alee derivanti da alee combinatorie transitorie: le reti sequenziali contengono reti combinatorie la cui uscita aleatoria può influenzare l’uscita sequenziale a regime
  • Alee per Corse critiche: Si creano alee multiple a causa della codifica adottata
  • Alee Essenziali: Intrinseche in alcune reti sequenziali, dipendenti dalla struttura matematica della rete

Le sequenze

  • Approccio preliminare alle reti sequenziali
  • Le reti sequenziali fanno corrispondere a sequenze di input sequenze di output, nel modo che si vedrà
  • Una sequenza è una successione nel tempo di “valori”, ciascuno determinato da una sua codifica su segnali binari
  • Per individuare i modelli di reti sequenziali occorre far riferimento alle caratteristiche temporali di questi valori, e non alla loro codifica (interessa, cioè. quanto tempo dura un valore)

Le sequenze

I diagrammi astratti delle sequenze

  • Per evidenziare le caratteristiche temporali delle sequenze, useremo appositi diagrammi astratti con in ascisse il tempo ed in ordinata i valori
  • I valori delle ordinate non sono ordinati
  • Ogni valore astratto è codificato su variabili binarie
  • Un valore astratto impulsivo è convenzionalmente rappresentato come nell’esempio
Diagramma astratto

Diagramma astratto


Le sequenze

Livelli ed impulsi

  • Un valore astratto in una sequenza può essere
    • Impulsivo, se la sua durata è idealmente nulla
    • A livelli, se non impulsivo
  • Di conseguenza una sequenza può essere:
    • Impulsiva, se contiene valori impulsivi
    • A livelli, se contiene solo valori a livelli
Sequenza a livelli

Sequenza a livelli

Sequenza impulsiva

Sequenza impulsiva


Le sequenze

Segnale binario impulsivo

  • Determina un istante con un suo fronte o con la sua breve durata
  • Può rappresentare solo il tempo un evento ed il tempo in cui si realizza

Il clock

  • Segnale binario impulsivo a frequenza costante
  • Rappresentare solo il tempo
Clock reale ed ideale

Clock reale ed ideale


Le sequenze

Sequenze e codifica

  • Le sequenze astratte sono in generale costituite da L segnali binari a livelli, K impulsivi
  • Le sequenze astratte a livelli hanno k=0
  • Le sequenze astratte impulsive possono essere:
    • a sincronizzazione esterna: k=1
    • autosincronizzata: k>1
    • puramente impulsiva se L=0
k = 0
K = 1
k > 1
L = 0

Le sequenze

Clock e Sincronizzazione esterna

Si noti che una sequenza a sincronizzazione esterna si può ottenere con un clock ed una sequenza a livelli

Sequenza impulsiva a sincronizzazione esterna
Sequenza a livelli
Clock

Le sequenze

Macchine a livello ed impulsive

  • Macchine a livello: sono le reti asincrone
  • Macchine Impulsive: sono le reti sincrone

Prossima lezione

Le Macchine Sequenziali – Reti asincrone

I materiali di supporto della lezione

B. Fadini, A. Esposito, Teoria e Progetto delle Reti Logiche, Napoli Liguori Ed., II ed, 1994. Cap. V

U. De Carlini, B. Fadini, Macchine per l'elaborazione delle informazioni, Napoli Liguori Ed., II ed., 1995 (Capitoli III e VII)

B. Fadini, N. Mazzocca, Reti Logiche – Complementi ed Esercizi, Napoli Liguori Ed. 1995

  • Contenuti protetti da Creative Commons
  • Feed RSS
  • Condividi su FriendFeed
  • Condividi su Facebook
  • Segnala su Twitter
  • Condividi su LinkedIn
Progetto "Campus Virtuale" dell'Università degli Studi di Napoli Federico II, realizzato con il cofinanziamento dell'Unione europea. Asse V - Società dell'informazione - Obiettivo Operativo 5.1 e-Government ed e-Inclusion